PATENT ABSTRACTS OF JAPAN

(11)Publication number:

05-046413

(43) Date of publication of application: 26.02.1993

(51)Int.Cl.

GO6F 9/46

GO6F 9/46

(21)Application number: 03-200517

(71)Applicant : TOSHIBA CORP

TOSHIBA MICRO ELECTRON KK

(22)Date of filing:

09.08.1991

(72)Inventor: SETO KOSHI


UEMURA YUKIMASA

(54) MICROPROCESSOR

(57)Abstract:

PURPOSE: To improve the efficiency of the whole of a system by providing program count means, schedulers, a setting means which sets the selection order of program count means, and a selecting means which repeatedly selects the program count means.

CONSTITUTION: Plural program counters 4 where addresses of plural independent programs are held and schedulers to which data indicating the selection order of program counters 4 is set are provided. A setting part 1 which sets the selection order of program counters 4 to schedulers and a selecting part 5 which repeatedly selects program counters 4 in accordance with the operation order set to schedulers are provided. Thus, the program meeting a need is quickly executed, and the processing time is distributed in accordance with the program, and the efficiency of the whole of the system is improved. Further, the processing time of the program is clarified, and real time (parallel) processing in a microprocessor is easily realized.



(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平5-46413

(43)公開日 平成5年(1993)2月26日

(51)Int.Cl.⁵

識別記号

庁内整理番号

FΙ

技術表示箇所

G06F 9/46

3 4 0 E 8120-5B

3 1 3 E 8120-5B

審査請求 未請求 請求項の数3(全 5 頁)


(21)出願番号	特顯平3-200517	(71)出願人	000003078
(22)出顯日	平成3年(1991)8月9日		株式会社東芝 神奈川県川崎市幸区堀川町72番地
		(71)出願人	000221199
			東芝マイクロエレクトロニクス株式会社
			神奈川県川崎市川崎区駅前本町25番地1
		(72)発明者	瀬頭 公四
			神奈川県川崎市川崎区駅前本町25番地1
			東芝マイクロエレクトロニクス株式会社内
		(72)発明者	植村 幸政
			神奈川県川崎市川崎区駅前本町25番地1
			東芝マイクロエレクトロニクス株式会社内
		(74)代理人	弁理士 鈴江 武彦
		I	•

(54) 【発明の名称】 マイクロプロセツサ

(57)【要約】

【目的】本発明は、時間の制限を受ける処理を含むプログラムの作成を容易に出来、かつシステムの向上が図れるマイクロプロセッサを提供することである。

【構成】マイクロプロセッサは、独立した複数のプログラムのアドレスを保持する複数のプログラムカウンタと、プログラムカウンタの選択順序を指示するデータが設定されるスケジューラと、スケジューラにプログラムカウンタの選択順序を設定する設定部と、プログラムカウンタをスケジューラに設定された動作順序に従って、繰り返し選択する選択部を具備することを特徴とする。



【特許請求の範囲】

【請求項1】 独立した複数のプログラムのアドレスを 保持する複数のプログラムカウント手段と、

前記プログラムカウント手段の選択順序を指示するデー タが設定されるスケジューラと、

前記スケジューラに前記プログラムカウンタ手段の選択 順序を設定する設定手段と、

前記プログラムカウント手段を前記スケジューラに設定 された動作順序に従って、繰り返し選択する選択手段を 具備することを特徴とするマイクロプロセッサ。

【請求項2】 前記スケジューラが複数備えられてお り、前記選択手段は1つのスケジューラを選択すること を特徴とする請求項1記載のマイクロプロセッサ。

【請求項3】 前記選択手段は、クロック信号を出力す るカウンタ部と、前記カウンタ部からのクロック信号を 受けて前記スケジューラに設定されたデータを選択する スケジューラ選択部と、前記スケジューラ選択部からの 出力信号を受けるプログラムカウンタ選択手段から構成 されることを特徴とする請求項1記載のマイクロプロセ ッサ。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、互いに他から独立した 2つまたはそれ以上のプログラムの同時実行に適したマ イクロプロセッサのシステム構成に関するものである。 [0002]

【従来の技術】従来のマイクロプロセッサとして、割り 込み方式、タイムスライス方式、マルチプロセッサ方式 等がある。

【0003】割り込み方式とは、計算機のプログラム実 30 ウンタを繰り返し選択する。 行中に特定の割り込み信号が発生された場合、実行中の プログラムを中断し、その事象を処理する別のルーチン へ分岐して、その実行終了後、再び元のルーチンへ戻っ て実行を継続させる方式をいう。

【0004】タイムスライス方式とは、複数個のプログ ラムを設定された優先順位で一定時間(スケジューラが プログラムに割り当てる中央処理装置の使用時間) おき に実行する方式をいう。

【0005】マルチプロセッサ方式とは、複数のCPU を設置して、並列に演算を行うことで、高速性、信頼 性、拡張性の点で優れた高性能の計算機システムを実現 する方式である。

[0006]

【発明が解決しようとする課題】従来の割り込み方式、 タイムスライス方式、マルチプロセッサ方式等によって 構成されるマイクロプロセッサにおいては、以下のよう な問題があった。

【0007】まず、割り込み処理方式のマイクロプロセ ッサでは、特定のプログラムを処理させる為に別のルー

る必要があった。その為、タイムロスを生じ、マイクロ プロセッサの実行速度を低下させるという問題があっ た。

【0008】次に、タイムスライス方式のマイクロプロ セッサでは、スケジューラがプログラムに割り当てる中 央処理装置の使用時間を大まかに(ms単位)分割する 為、時間的制約を受けるという問題があった。

【0009】次に、マルチプロセッサ方式のマイクロプ ロセッサでは、並列演算処理用のCPUが複数個必要な 10 為、コストが高くなると共にCPUの管理とCPUの効 率が一般的に高くなるという問題があった。

【0010】本発明は、上記実情に鑑みてなされたもの で、時間の制限を受ける処理を含むプログラムの作成を 容易に出来、かつシステムの向上が図れるマイクロプロ セッサを提供することである。

[0011]

【課題を解決するための手段】本発明のマイクロプロセ ッサは、独立した複数のプログラムのアドレスを保持す る複数のプログラムカウンタと、前記プログラムカウン 20 タの選択順序を指示するデータが設定されるスケジュー ラと、前記スケジューラに前記プログラムカウンタの選 択順序を設定する設定部と、前記プログラムカウンタを 前記スケジューラに設定された動作順序に従って、繰り 返し選択する選択部を具備することを特徴とする。

[0012]

【作用】上記構成により、前記設定部は複数の前記プロ グラムカウンタの選択順序を前記スケジューラに設定す る。前記選択部は、前記スケジューラに設定されたプロ グラムカウンタの選択順序に従って複数のプログラムカ

[0013]

【実施例】以下、図面を参照しながら本発明に係るマイ クロプロセッサについて説明する。

【0014】本実施例のマイクロプロセッサは、疑似的 に4つのCPUを内蔵したものである。物理的にはCP Uは1つであるが、これが時分割で交互にプログラムを 実行する。よって、リアルタイム制御用として使用する のに便利である。まず、図1に示すマイクロプロセッサ 10の構成について説明する。図1(a)は、本発明の 実施例に係るマイクロプロセッサのブロック図である。 図1(b)は、図1(a)に示すPCブロック15とス ケジューラブロック16の詳細な状態を示すブロック図 である。図1(a)のマイクロプロセッサ10は、1チ ップ内に備えられる。

【0015】図1(a)に示すマイクロプロセッサ10 は、I/O11、ROM12、RAM13、ALU14 (Arithmetic Logical Uni t)、PC(プログラムカウンタ)ブロック15とスケ ジューラ(以下、SCHD)ブロック16を有する。I チンへ分岐している間、他のプログラムの実行を中断す 50 / O11、ROM12、RAM13、ALU14、PC

30

ブロック15とSCHDブロック16は、バスライン1 7に接続されている。

【0016】 また、ROM12とRAM13、RAM1 3とALU14、ALU14とPCブロック15、PC ブロック15とSCHDブロック16はそれぞれ直接接 続されている。I/O11、ROM12、RAM13は 従来のI/O、ROM、RAMと同様の機能を有する。 ALU14とPCブロック15はCPU部18を構成し ている。

【0017】図1(b)に示されるようにPCブロック 10 15は、PC選択部5とPC群6を有する。PC群6 は、PCO、PC1、PC2、PC3の4つのPCから 構成される。各PC(PCO, PC1, PC2, PC 3) は、次に実行する命令のアドレスを保持する為の専 用レジスタである。PC選択部5は、PC(PCO, P C1, PC2, PC3) を選択する為のものである。

【0018】SCHDブロック16は、SCHD設定部 1, SCHD選択部3, SCHDレジスタファイル部2 とSCHDカウンタ部4を有する。SCHDブロック1 6は、SCHDのデータ設定(2ビット×8個×4ブロ 20 ック)と、SCHDの指定をする為のものである。

【0019】 S C H D レジスタファイル部 2 は、8 個の レジスタから成る4つのSCHD(SCHD1, SCH D2, SCHD3, SCHD4) から構成され、PC群 6の動作順序を設定する為のものである。

【0020】尚、SCHDレジスタファイル部2は、最 大4つ(SCHD1乃至4)まで使用出来る。SCHD 設定部1は、SCHDレジスタファイル部2の各SCH D (SCHD1乃至4) にPC (PC0乃至3) の動作 順序のデータを設定する。

【0021】 SCHD選択部3は2ビットのデータ信号 をデータラインD2を介してPC選択部5に出力してい る。SCHD選択部3は、SCHDレジスタファイル部 2の各SCHD(SCHD1乃至4)に設定されたデー タを選択する。SCHDカウンタ部4は3ビットのデー タ信号をデータラインD1を介して、SCHD選択部3 に供給している。 I/O11は、データの入出力を行う 入出力インターフェイスである。次に、図面を参照しな がら上記実施例のPCを動作させるまでのマイクロプロ サ10の動作について説明する前に、動作説明に使用す る図について説明する。図2(a)は、マイクロプロセ ッサにおけるPCの実行順序の一例を示す図である。例 えば、図2(a)のPC3はプログラムカウンタ3を示 している。図2(b)は、図2(a)に示すPCの動作 順序の一部を示す図である。

【0022】図2(c)は、SCHDカウンタ部4から SCHD選択部3に出力される信号を示す図である。例 えば、2ビット信号「11」はPC3を示しており、2 ビット信号「00」はPC0を示している。図2(d) は、SCHDカウンタ部からSCHD選択部3に出力さ れる信号を示す図である。例えば、0は5℃HD1内の 第1番目のレジスタを示している。

【0023】図2(e)は、PCの実行例を示すデータ テーブルである。例えば、図2 (e)の(1)乃至 (4) は、SCHD1に設けられた8つのレジスタに設 定されたデータを示している。例えば、図2(e)の (2) の3ビット信号「3」は第1番目のレジスタに設 定されたPC3、3ビットの信号「2」は2つ目のレジ スタに設定されたPC2を示している。次に、マイクロ プロセッサ10の動作について説明する。まず、プログ ラム上でバスライン17を介してSCHD設定部1にデ ータが伝送される。

【0024】SCHD設定部1は、バスライン17から のデータを受けて、図2(e)に示すようにSCHD (SCHD1乃至4) にPCの(PC0乃至PC3) の 実行順序を設定する。

【0025】具体例で説明すると、SCHD設定部1 は、SCHD1には図2(e)の(1)に示すデータを 設定し、SCHD2には、図2(e)の(2)に示すよ うなPC(PCO乃至3)の動作順序を設定し、SCH D3には、図2(e)の(3)に示すようなPC(PC 0乃至3)の動作順序を設定し、また、SCHD4には 図2 (e) の (4) に示すようなPC (PCO乃至3) の動作順序を設定する。

【0026】一方、SCHD選択部3には図示せぬデー タラインよりどのスケジューラを選択すべきかを指示す るデータがプログラム等により供給される。SCHD選 択部3は、指示に従って、例えばSCHD2を選択す

【0027】SCHD設定部1でPC(PC0乃至3) の動作順序が設定されると、さらに、どのスケジューラ を選択すべきかが設定されると、常に3ビットのセレク ト信号D1がSCHDカウンタ部4からSCHD選択部 3に伝送されているので、SCHD選択部3が選択され たSСHDに設定された8つのデータのいずれかを順番 に選択する。例えば、SCHD2が選択された場合に は、図2(e)の(2)、即ち、図2(b)に示される 一連のデータが順番に選択される。SCHD選択部3は セッサ10の動作について説明する。マイクロプロセッ 40 選択した図2(c)に示されるデータ2ビットのデータ 信号をPC選択部5に出力する。

> 【0028】 SCHD選択部3からのデータ信号を受け て、PC選択部5が図2(a)に示すようにPC3, P C2, PC3, PC1, PC3…の順にPC(PC0乃 至3)を選択する。図2(a)に示すようにPCOまで 選択されると、またPC3が選択される。上記動作よ り、図2(a)に示すような動作順序でPCに保持され たアドレスに従って、プログラムが実行される。尚、S CHD1が設定された場合には、プログラムカウンタP 50 C O だけが実行され、他の P C (S C H D 1 乃至 3) は

実行されない。図1のマイクロプロセッサ10は、バス ライン17を介して動作終了の命令を受けると、その動 作を終了する。次に、図面を参照しながら各PCに保持 されたアドレスに従って実行されるプログラムの実行速 度について説明する。例えば、SCHD2に図2(a) のようにPCの実行順序が設定されている場合には、各 P C に従うプログラムの実行速度は以下のようになる。 図2に示すように、一命令に割り当てられている中央処 理装置の使用時間 Τ₂を1μ Sと仮定する。一命令の実 行の中でPCは8回実行されるので、PCの1回の動作 10 が、2つ以上あればよい。また、上記実施例ではPCを 時間は 1 / 8 μ s で求められ、T , は 0 . 1 2 5 μ s と

【0029】よって、図2(b)のようにPCの動作順 序が設定されている場合には、1命令の中でPCO, P C1は1回実行されるので、PC0に割り当てられる中 央処理装置の使用時間は O. 125 µ s であり、その使 用速度は1.000μs/INSTである。

【0030】PC2は2回実行されるので、PC2にお ける中央処理装置の使用時間は 0.25 μs であり、そ の使用速度は1/2で求められ、 $0.500 \mu s/IN 20$ にしてもよい。 STである。

【0031】PC3は4回実行されるので、PC3にお ける中央処理装置の使用時間は 0.5 μsであり、その 使用速度は1/4で求められ、0.250μs/INS Tである。尚、図2(a)に示すPCO、PC3、PC 2, PC3…PC0は、実行順序に従って各PCを並べ たものである。

【0032】図2 (b) のPC3, PC2, PC3…P COは、図2(a)に示すPCの一部を示したものであ る。また、SCHDカウンタ部4からの信号D1「1 1, 10, 11…00」は、PC3, PC2, PC3… PC0に相当するように「3,2,3…0」を2ビット の信号で示したものである。また、図2(d)の0乃至 7は、SCHD選択部3からPC選択部5に供給される 3ビットの信号D1を意味する。上記構成のマイクロプ ロセッサにおいては、ユーザは複数のプログラムの処理 間隔(時間)を一命令単位でSCHDレジスタファイル 部2に設定出来る。

【0033】また、中央処理装置は上記のような使用時 間及び使用速度で使用され、レジスタに設定された配列 40 順で繰り返しPCを動作させることにより、各PCはS CHDに設定されたデータにより定まる一定時間おきに 実行される。これより、必要に応じてプログラム処理の

高速化が出来る。また、各々のプログラムに応じた処理 時間の配分が出来るので、システムの効率が図れる。

【0034】尚、SCHDレジスタファイル部2内の選 択されるべきSCHDのデータの設定(2ビット×8 個)は、プログラム実行中に必要に応じて命令により変 えることができる。これにより、プログラムの実行順序 を適宜プログラム実行中に切り換えることが出来る。 尚、本発明は上記実施例に限定されず種々の変更が可能 である。例えば、上記実施例ではSCHDを4つ設けた 4つ設けたが、2つ以上でもよい。

【0035】例えば、SCHD2を選択している際にS CHD設定部1は、バスライン17からのコマンドに従 って、SCHD1、3、4を自由に書き換える。また、 SCHD選択部3はコマンドに従って、SCHDを自由 に選択して、例えばSCHD2からSCHD3に切り換 える。これにより、プログラムカウンタPCの選択順序 がプログラム実行中に切り換えられる。尚、プログラム カウンタPCの選択中の内容自体を書き換えられるよう

[0036]

【発明の効果】上記構成より、CPUが1つ備えられた マイクロプロセッサにおいても、ユーザが複数のプログ ラムの処理時間を一命令単位で設定出来るので、必要に 応じたプログラムを高速で実行出来、プログラムに応じ た処理時間の配分が出来ると同時にシステム全体の効率 化が図れる。また、プログラムの処理時間が明確化で き、マイクロプロセッサにおけるリアルタイム(並列) 処理を容易に設計出来る。

30 【図面の簡単な説明】

【図1】本発明の実施例に係るマイクロプロセッサのブ ロック図である。

【図2】図1のマイクロプロセッサのPCの実行例を示 す図である。

【符号の説明】

1…SCHD設定部、2…SCHDレジスタファイル 部、3…SCHD選択部、4…SCHDカウンタ部、5 …PC選択部、6…PC、D1…SCHDカウンタ部の セレクト信号、D2…SCHD選択部の出力信号、10 …マイクロプロセッサ、11…I/O、12…ROM、 13 ··· RAM, 14 ··· ALU, 15 ··· PC, 16 ··· SC HDブロック、17…バスライン、18…СРU部。

